За два последних месяца компании Samsung и TSMC сделали ряд заявлений, которые помогли прояснить планы обоих производителей по внедрению новейших и очередных техпроцессов для выпуска полупроводников. В своё время мы рассказывали практически обо всех новостях на эту тему (например, здесь и здесь). На днях на сайте AnandTech появилась статья, в которой автор сводит воедино информацию о возможностях новейших техпроцессов обеих компаний, что позволяет нам также вернуться к этому вопросу и обобщить имеющиеся в свободном доступе данные.

Начнём с компании Samsung, которая уже примерно полгода выпускает 10-нм чипы с использованием техпроцесса 10LPE. По недавнему признанию Samsung, выпущено около 70 тыс. пластин с 10-нм решениями. Это ни много и не мало, но явно лучше, чем обстоят дела с выпуском 10-нм решений компанией TSMC. В то же время компания выпускает фактически (и всего) два 10-нм решения: Exynos 9 Octa 8895 и Qualcomm Snapdragon 835 — оба для Samsung Galaxy S8.

По сравнению с техпроцессом 14LPP чипы Samsung с использованием техпроцесса 10LPE на 30% компактнее, потребляют энергии на 40% меньше (при условии сохранения той же тактовой частоты и сложности дизайна) и готовы показать прирост по частоте на 27% (при условии сохранения потребления на том же уровне и при той же сложности дизайна). Параллельно компания Samsung завершила разработку и квалификацию второго поколения 10-нм техпроцесса — 10LPP (low-power plus) — и готова начать производство чипов с его использованием в конце 2017 года.

Третье поколение техпроцесса — 10LPU — будет внедрено для производства полупроводников в конце 2018 года. Компания Samsung не даёт цифр для сравнения техпроцессов 10LPU и 10LPP, но выигрыш при переходе с техпроцесса 10LPE на 10LPP (с первого поколения на второе) уже обозначен (все данные в таблице выше). Так, при сохранении уровня потребления по частоте можно добавить до 10%. Если зафиксировать тактовые частоты, то можно добиться снижения потребления на величину до 15%. И хотя Samsung пока не планирует выпускать SoC с использованием техпроцессов 10LPU и 14LPC (близких по назначению), мы видим, что в каждом поколении техпроцесса теперь заложено по три этапа производства. Собственно, компания Intel поступила похожим образом, когда продлила использование 14-нм техпроцесса уже на третье поколение процессоров.

Компания TSMC, по её уверениям, начала производство 10-нм решений (техпроцесс CLN10FF) во втором квартале, но на практике едва закончился процесс квалификации техпроцесса на двух её заводах: GigaFabs 12 и 15. По-настоящему массовый выпуск решений начнётся во второй половине текущего года. До конца года TSMC собирается выпустить до 400 тыс. пластин с 10-нм чипами. Поскольку компанию подгоняют заказы Apple на SoC для новых смартфонов, у TSMC не так уж много времени на раскачку. Но она не должна подвести.

Надо сказать, что переход от техпроцесса CLN16FF+ (второе поколение 16 нм) к техпроцессу CLN10FF обещает значительно улучшить параметры SoC. Так, плотность размещения транзисторов увеличится более чем на 50%, производительность при том же самом потреблении и сложности вырастет на 20%, а потребление снизится на 40% если сохранить прежний уровень тактовой частоты. В отличие от Samsung, кстати, TSMC не собирается "плодить" 10-нм техпроцессы и намерена затем перейти к первому поколению 7-нм техпроцесса (CLN7FF), что уже с энтузиазмом воспринято многими бесфабричными разработчиками.

Интересно отметить, что TSMC изначально планировала представить две версии 7-нм техпроцесса: один для высокопроизводительных решений, а второй для мобильных. Причём оба они были ориентированы на иммерсионную литографию с использованием 193-нм сканеров. Сейчас компания рассчитывает запустить сначала первое поколение "общего" 7-нм техпроцесса с использованием традиционного оборудования, а затем ввести в обиход второе поколение 7-нм техпроцесса с частичным использованием EUV-сканеров для изготовления критически важных слоёв. Компания GlobalFoundries будет идти по тому же маршруту.

Этап рискового производства с использованием техпроцесса CLN7FF компания TSMC начнёт в текущем квартале. Массовый выпуск решений на техпроцессе CLN7FF должен стартовать во втором квартале 2018 года. В коммерческих продуктах первые 7-нм чипы производства TSMC окажутся во второй половине 2018 года. Если сравнивать техпроцессы CLN16FF+ и CLN7FF, то дизайнеры получат возможность уменьшить площадь кристаллов до 70%, снизить потребление до 60% или увеличить тактовую частоту до 30%.

Производство с использованием второго поколения 7-нм техпроцесса (CLN7FF+) и EUV-сканеров позволит ещё немного уменьшить площадь кристаллов (на величину от 10% до 20%), а также улучшить производительность или снизить потребление. Также переход на частичное использование EUV-литографии сократит производственный цикл, что снизит ценовую нагрузку на чипы (снизит себестоимость). Рисковое производство с использованием техпроцесса CLN7FF+ ожидается во втором квартале 2018 года, а массовое коммерческое — во втором полугодии 2019 года. В сходные сроки использовать EUV-сканеры рассчитывают также компании GlobalFoundries и Samsung, что вселяет уверенность в достаточной зрелости EUV-литографии.

Кроме 7-нм техпроцесса, что стало некоторой неожиданностью, в марте Samsung сообщила, что намерена ввести в оборот 8-нм и 6-нм техпроцессы. Техпроцессы с нормами 8 нм и 6 нм станут преемниками, соответственно, 10-нм и 7-нм техпроцессов. Это означает, что 8-нм техпроцесс останется на 193-нм сканерах, а 6-нм техпроцесс получит больше слоёв с использованием EUV-сканеров. По срокам можно ожидать, что коммерческое производство 8-нм решений начнётся в 2019 году — на полгода раньше начала коммерческого производства первых 7-нм решений Samsung. Выпуск 6-нм решений, соответственно, ожидается позже — на рубеже 2020-2021 годов.

Все заявленные выше техпроцессы используют вертикальные (FinFET) транзисторы. В то же время этот техпроцесс всё ещё недоступен основным массам разработчиков. Он достаточно дорог и сложен при проектировании. Альтернативой FinFET-техпроцессов должен стать 22-нм техпроцесс TSMC и 22/28-нм техпроцессы компаний GlobalFoundries и Samsung с использованием пластин FD-SOI. Все с использованием планарных транзисторов.

Техпроцесс TSMC CLN22ULP представляет собой оптимизированный техпроцесс последнего поколения с нормами 28 нм. Использование 22ULP позволит уменьшить площадь кристалла на 10% и поднять тактовую частоту на 15% или снизить потребление на 35%. Впоследствии TSMC представит 12-нм техпроцесс CLN12FFC, что станет следствием развития 16-нм техпроцесса CLN16FFC (компактный). Этот шаг обеспечит сокращение площади кристалла на 20%, улучшение частотного потенциала на 10% или снижение потребления на 25%. Произойдёт это примерно в 2018 или 2019 году. Судя по всему, даже если закон Мура прекратит своё действие, скучно не будет.