Платим блогерам
Редакция
Новости Hardware GreenCo
Всё идёт по плану.

реклама

Компания TSMC провела для журналистов встречу, на которой рассказала о производственных планах на следующие два года. Любопытно, что журналистам запретили делать фотоснимки набросков, хотя описывать словами увиденное никто не запрещал. Ничего, переживём. В общем случае компания подтвердила обнародованные ранее планы начать опытное производство 10-нм FinFET решений до конца текущего года, а опытный выпуск 7-нм FinFET полупроводников — в первом квартале 2017 года. Давний партнёр TSMC — производитель FPGA-матриц компания Xilinx — настолько уверен в прогрессе разработки новых технологий, что решил пропустить производство 10-нм FPGA и сразу ориентироваться на выпуск 7-нм решений.

Кроме разработки новых технологических норм компания готовит удешевлённый 16-нм техпроцесс 16FFC. Техпроцесс 16FFC заработает примерно в середине следующего года. При выпуске полупроводников с использованием 16FFC число операций с фотошаблонами будет уменьшено примерно на 10 циклов, что обещает ощутимо удешевить производство. Напомним, начиная с 20-нм техпроцесса, а 16-нм техпроцесс — это практически тот же самый 20-нм техпроцесс, для создания критически важных слоёв используется по два фотошаблона. Техпроцесс 16FFC обещает оказаться проще, хотя выпуск 7-нм решений потребует уже по три проекции на каждый критически важный слой.

реклама

Кстати, в TSMC не исключают вероятности, что для изготовления критически важных слоёв 7-нм решений будут использоваться EUV-сканеры. Они демонстрируют некоторый прогресс, так что совсем исключать 13,5-нм сканеры из планов нельзя. В то же время TSMC даёт чётко понять, что, исходя из сегодняшних реалий, 7-нм техпроцесс разрабатывается как "трёхмасочный" с применением 197-нм иммерсионной литографии.

Надо подчеркнуть, что на встрече с журналистами впервые прозвучали спецификации 7-нм решений. Это означает, что TSMC действительно имеет на руках готовые проекты, которые позволяют оценить количественные характеристики. Так, по сравнению с 10-нм решениями 7-нм чипы окажутся на 40-45 % меньше по площади и обеспечат либо 10-15 % рост производительности, либо 25-30 % снижение потребления.

Наибольшие вызовы при переходе на 10-нм решения окажутся перед проектировщиками. Для создания 10-нм решений потребуется ориентироваться в более чем 5000 конструкторских нормативах и правилах, тогда как для проектирования 16-нм чипов таких установок 4000, а для 28-нм чипов — менее 2000. Проектирование для 7-нм решений добавит ещё больше головной боли. В общем, скучно не будет никому.

Показать комментарии (7)

Популярные статьи

Сейчас обсуждают