Для связи между собой процессоров, установленных в материнские платы с двумя и более разъёмами, компания Intel использует шину QuickPath Interconnect (QPI). Решение было разработано как ответ на шину HyperTransport, которую продвигает AMD. Любопытно, но и QPI, и HyperTransport опираются на общие принципы, заложенные в интерфейс Alpha 21364 (EV7), созданный инженерами DEC 12 лет назад.

QPI представляет собой последовательную шину, состоящую из двух односторонних каналов, и подразумевающую соединение типа "точка-точка". Интерфейс способен обеспечить от 4.8 до 8 гигатранзакций в секунду на каждый канал. Каждая транзакция, в свою очередь, содержит 16 бит полезной информации, таким образом, скорость передачи может достигать значения от 19.2 до 32 Гбайт/с (суммарно в двух направлениях).

Авторы сайта VR-Zone, которые ранее рассказали о возможности внедрения в процессоры Haswell-EX контроллера памяти с поддержкой стандарта DDR4, получили информацию, согласно которой, Intel, помимо прочего, реализует в серверных процессорах поколения Haswell более быстрый вариант QPI. Скорость передачи возрастёт до 38.4 Гбайт/с (9.6 гигатранзакций в секунду на каждый канал). Кроме того, процессоры Haswell-EP будут обладать поддержкой двух соединений QPI, в то время как их старшие собратья Haswell-EX, ориентированные на использование в четырёхпроцессорных системах, получат на одно соединение больше.

Также сообщается, что ускорители параллельных вычислений, построенные по архитектуре MIC (развитие проекта Larrabee), к моменту выпуска упомянутых процессоров "научатся" использовать QPI для связи с CPU, вместо шины PCI Express. Это, фактически, превратит ускоритель в сопроцессор, подобно решению под названием 80287 и его преемникам.