На сайте Planet3DNow.de появился второй слайд, раскрывающий поблочную структуру процессоров на грядущей x86-совместимой архитектуре AMD Zen. Прошлая публикация дала возможность понять, что компания AMD возвращается к "монолитной" структуре вычислительных ядер. Больше никаких "полуядер" с разделяемыми ресурсами. Во всяком случае блок для вычисления операций с плавающей запятой теперь у каждого ядра свой, а не разделяемый. Также на 50% увеличено число конвейеров у блока для работы с целочисленными операциями.

Новый слайд раскрывает состав четырёхъядерного блока, в который вошла разделяемая кэш-память третьего уровня, общим объёмом 8 Мбайт на четыре ядра. Объём кэш-памяти L2 для каждого ядра составляет по 512 Кбайт. Важно отметить, что компания AMD возвращается к инклюзивной логике работы кэш-памяти. С середины 90-х (с момента появления процессоров K6) разработчики AMD перешли с использования инклюзивной логики на эксклюзивную. Это означает, к примеру, что данные размещались каждые в своей памяти и не дублировали себя из L1 в L2. Инклюзивный кэш предполагает, что данные из L1 дублируются в памяти L2. Это несколько неоптимально, но, судя по всему, в большинстве случаев проще и быстрее. Так сказать, назад к истокам.

Также стало известно, что четырёхъядерный блок будет включать высокоскоростную шину для наращивания числа ядер в составе отдельных моделей. Похоже, процессоры AMD поколения Zen будут нести число ядер, кратное четырём: четыре, восемь, двенадцать и т.д. В настольном сегменте, надо понимать, будет засилье четырёхъядерных и восьмиядерных моделей. Кстати, на блок-схеме нет встроенного контроллера памяти. Это может означать как упрощённую подачу материала, так и возможность представить процессоры с "настраиваемым" интерфейсом. Набор периферии, возможно, будет зависеть от назначения процессора. Добавим, представленный выше слайд получит статус официальной информации уже в конце следующей недели. Пока это утечки, комментировать которые компания AMD не будет.