Очередная отчётная конференция уже
позволила AMD поведать о предварительных показателях быстродействия первых представителей архитектуры K8L, которые выйдут в конце второго квартала в серверном сегменте в виде четырёхъядерных процессоров Opteron (Barcelona). Позднее британские
источники подтвердили, что разработка процессоров уже близка к завершению, и через несколько недель подготовка к их массовому производству будет развёрнута в полном масштабе. Словом, AMD уже вряд ли что-то изменит в характеристиках процессоров K8L с четырьмя ядрами на одном кристалле, и по существующим данным можно судить о качествах серийных процессоров.
Тем более, что такие данные предоставляет сама AMD на страницах сайта News.com устами Рэнди Аллена (Randy Allen), вице-президента AMD по продуктам для серверов и рабочих станций. Он изложил нашим коллегам основные тезисы, которые описывают нововведения в архитектуре K8L. Заметим, пока речь идёт только о четырёхъядерных серверных процессорах Barcelona, но родство архитектуры с настольными последователями позволяет экстраполировать качества этих процессоров на будущие продукты.
Итак, процессоры Barcelona станут первым изделием AMD с интегрированным кэшем третьего уровня. Каждое из четырёх ядер, входящих в состав процессора Barcelona, имеет 64 Кб кэша первого уровня для данных, 64 Кб кэша первого уровня для команд, а также 512 Кб кэша второго уровня. Все четыре ядра разделяют между собой 2 Мб кэша третьего уровня. AMD впервые публично признаётся, что в будущем объём кэша третьего уровня может быть увеличен. Подобным "заделом на будущее" компания недавно пыталась оправдать возросшие задержки кэша второго уровня в 65 нм процессорах первого поколения, которые ещё относятся к представителям архитектуры K8.
AMD попыталась объяснить, сколько усилий потребовалось для разработки процессоров поколения K8L. В относительных величинах это было где-то между теми эволюционными изменениями, которым подвергались процессоры Opteron за всё время своего существования с 2003 года, и разработкой архитектуры "почти с чистого листа", которую предприняла Intel при переходе от NetBurst к Core. Если изложить такую оценку простыми словами, получится что-то вроде "напряглись на пол-Conroe". Следует заметить, что процессоры Conroe всё же использовали элементы архитектуры существующих процессоров Intel, и разработкой "с нуля" в чистом виде не являлись.
По поводу усиления блока вычислений с плавающей запятой размытый прогноз о приросте быстродействия в 3,6 раза по сравнению с нынешними процессорами Opteron уже был озвучен. Теперь AMD уточняет, что в чистом виде прирост быстродействия при равных частотах составил 1,8 раза, значение "3,6 раза" получено при переходе к четырёхъядерной архитектуре. Очевидно, эти слова следует понимать так: каждое из четырёх входящих в состав Barcelona ядер будут выполнять вычисления с плавающей запятой в 1,8 раза быстрее, чем его предшественник, и только путём объединения вычислительных ресурсов четырёх ядер достигается прирост в 3,6 раза. В каких задачах достигается такая величина прироста быстродействия, не уточняется.
AMD признаётся, что четырёхъядерные процессоры поколения K8L будут вынуждены работать на более низких частотах по сравнению с существующими двухъядерными процессорами Opteron. Причина снижения частоты очевидна - энергопотребление нужно удержать в заданных рамках, ведь значения TDP процессоров Barcelona должны остаться такими же, как у сегодняшних процессоров Opteron в исполнении Socket F. Даже переход на более "холодный" 65 нм техпроцесс не позволил сохранить частоты на существующем уровне.
Как сильно снизилась частота процессоров, AMD не уточняет, но поясняет, что незначительное снижение частоты компенсируется приростом быстродействия от появления четырёх ядер. Мы можем лишь предположить, что частота старших процессоров Barcelona будет лежать в пределах от 2.6 ГГц до 2.9 ГГц. Примерно на такой же частотный потенциал могут рассчитывать и настольные четырёхъядерные процессоры поколения K8L. Если же конкуренция с процессорами Intel потребует наращивания частот, AMD может забыть об энергетической экономичности для ряда процессоров.
